though Moore’s law continues to pro

though Moore’s law continues to provide increasing transistor counts, the limited
on-chip power budget restricts the percentage of active transistors [Venkatesh et al.
2010; Esmaeilzadeh et al. 2011; Taylor 2012; Goulding-Hotta et al. 2012; Allred et al.
2012]. In recent years, an increasing percentage of those transistors are invested in the
large last-level caches (LLCs) utilized to bridge the gap between fast CPU cores and
slow off-chip memory accesses. Specifically, LLCs occupy as much as 50% of the chip
area and contribute to a significant amount of the chip’s leakage power [Kurd et al.
2010; Naffziger et al. 2006; Wendel et al. 2010; Wilkerson et al. 2010]. As shown in
Figure 1, a 16MB LLC consumes about 27% of on-chip power in a 16-core system, with
leakage power dominating the LLC’s power consumption. Hence, managing the power
consumption of LLCs has become an important design issue for future CMPs.
The high leakage power of the LLC comes from its large size, and its size comes
from conservative design-time choices that aim to accommodate most applications’
memory footprints. However, not all workloads running on CMPs need the entire
cache during their execution. Figure 2(a) illustrates the variable sensitivity of workloads
to changes in LLC capacity on a 16-core system. On the x-axis are multiprogrammed
workloads composed of benchmarks with different demands on capacity (see
Section 6 for workloads and simulation details). For example, workloads LL1 and
LL2 do not benefit from a larger capacity, while the performance of TH1 and TH2
improves significantly when a larger LLC is employed. Further, the required cache
size may also vary with different program phases, as shown in Figure 2(b). When
the required cache size is smaller, some parts of the LLC can be disabled to reduce
leakage power. In Figure 2(a), for example, if a 5% performance degradation is acceptable,
more than half of the LLC can be disabled to save power in all but two
workloads

Results (Thai) 1:

แม้ว่า กฎของมัวร์ยังคงให้เพิ่มทรานซิสเตอร์นับ การจำกัดงบประมาณอำนาจบนชิปจำกัดเปอร์เซ็นต์ของงาน transistors [Venkatesh et al2010 Esmaeilzadeh et al. 2011 เทย์เลอร์ 2012 Goulding Hotta et al. 2012 Allred et al2012] การลงทุนในปีที่ผ่านมา เปอร์เซ็นต์การเพิ่มขึ้นของ transistors เหล่านั้นในการแคชระดับสุดท้ายขนาดใหญ่ (LLCs) ใช้การเชื่อมต่อช่องว่างระหว่างแกน CPU ได้อย่างรวดเร็ว และหน่วยความจำออกชิช้าเข้าถึง โดยเฉพาะ LLCs ครอบครองมากถึง 50% ของการชิพที่ตั้งและจำนวนพลังงานรั่วไหลของชิป [Kurd et al สำคัญ2010 Naffziger et al. 2006 Al. ร้อยเอ็ด Wendel 2010 Wilkerson et al. 2010] ดังแสดงในรูปที่ 1, 16MB LLC ใช้ประมาณ 27% ของพลังงานบนชิปในระบบ 16 หลัก มีอำนาจเหนือของ LLC พลังงานไฟฟ้ารั่ว ดังนั้น การจัดการพลังงานปริมาณการใช้ LLCs ได้กลายเป็น ประเด็นสำคัญในการออกแบบสำหรับ CMPs ในอนาคตพลังงานรั่วไหลสูงของ LLC มาขนาดใหญ่ และขนาดมาจากตัวเลือกขณะออกแบบหัวเก่าที่รองรับผู้ใช้งานมากที่สุดหน่วยความจำรอยเท้า อย่างไรก็ตาม ไม่เวิร์กบน CMPs จำเป็นทั้งหมดแคในระหว่างการดำเนินการ รูปที่ 2(a) แสดงความไวการผันแปรของปริมาณงานการเปลี่ยนแปลงใน LLC กำลังการผลิตของระบบหลัก 16 บนแกน x มี multiprogrammedประกอบด้วยเกณฑ์มาตรฐานมีความแตกต่างในกำลังการผลิต (ให้ดูที่ปริมาณงานส่วน 6 เวิร์กและจำลองรายละเอียด) ตัวอย่าง เวิร์ก LL1 และLL2 ไม่ได้รับประโยชน์จากความจุขนาดใหญ่ ในขณะที่ประสิทธิภาพการทำงานของ TH1 และ TH2เพิ่มอย่างมีนัยสำคัญเมื่อ LLC ใหญ่เป็นลูกจ้าง เพิ่มเติม แคต้องขนาดอาจแตกต่างกันนอกจากนี้ยัง มีโปรแกรมอื่นระยะ ดังแสดงในรูป 2(b) เมื่อขนาดแคชต้องมีขนาดเล็ก บางส่วนของ LLC สามารถปิดใช้งานเพื่อลดไฟรั่ว ในรูป 2(a) ตัวอย่าง ถ้า 5% ประสิทธิภาพเป็นที่ยอมรับกว่าครึ่งของ LLC สามารถปิดใช้งานเพื่อประหยัดพลังงานทั้งหมดแต่สองปริมาณงาน

Results (Thai) 2:

แต่กฎของมัวร์ยังคงให้บริการที่เพิ่มขึ้นนับทรานซิสเตอร์ จำกัด
งบประมาณพลังงานบนชิป จำกัด ร้อยละของทรานซิสเตอร์ที่ใช้งานอยู่ [Venkatesh et al.
2010; Esmaeilzadeh et al, 2011; เทย์เลอร์ 2012; Goulding-ฮอต et al, 2012; Allred et al.
2012] ในปีที่ผ่านมาร้อยละที่เพิ่มขึ้นของทรานซิสเตอร์เหล่านี้จะลงทุนในแคชสุดท้ายระดับขนาดใหญ่ (LLCs) มาใช้เพื่อลดช่องว่างระหว่างแกน CPU เร็วและช้าหน่วยความจำออกชิปเข้าถึง โดยเฉพาะ LLCs ครองได้มากถึง 50% ของชิปในพื้นที่และนำไปสู่การเป็นจำนวนมากของการรั่วไหลของพลังงานของชิป[เคิร์ด et al. 2010; Naffziger et al, 2006; Wendel et al, 2010; วิลเกอร์สันและอัล 2010] ดังแสดงในรูปที่ 1 ซึ่งเป็น 16MB LLC กินประมาณ 27% ของการใช้พลังงานบนชิปในระบบ 16-core ที่มีพลังอำนาจเหนือการรั่วไหลของการใช้พลังงานของLLC ดังนั้นการจัดการพลังงานการบริโภคของ LLCs ได้กลายเป็นปัญหาการออกแบบที่สำคัญสำหรับ CMPS อนาคต. พลังงานรั่วไหลสูงของ LLC มาจากขนาดใหญ่และขนาดของมันมาจากตัวเลือกเวลาการออกแบบอนุรักษ์นิยมที่มีจุดมุ่งหมายที่จะรองรับการใช้งานมากที่สุด'รอยเท้าหน่วยความจำ . อย่างไรก็ตามปริมาณงานที่ไม่ได้ทั้งหมดที่ทำงานบน CMPS ต้องทั้งแคชในระหว่างการดำเนินของพวกเขา รูปที่ 2 (ก) แสดงให้เห็นถึงความไวตัวแปรของปริมาณงานที่มีการเปลี่ยนแปลงในความจุLLC ในระบบ 16-core บนแกน x-มี multiprogrammed ปริมาณงานประกอบด้วยมาตรฐานที่มีความต้องการที่แตกต่างกันกับความจุ (ดูมาตรา6 สำหรับงานและรายละเอียดการจำลอง) ยกตัวอย่างเช่นปริมาณงานและ LL1 LL2 ไม่ได้รับประโยชน์จากความจุขนาดใหญ่ในขณะที่ประสิทธิภาพการทำงานของ TH1 และ TH2 ช่วยเพิ่มอย่างมีนัยสำคัญเมื่อ LLC มีขนาดใหญ่เป็นลูกจ้าง นอกจากแคชที่จำเป็นขนาดอาจแตกต่างกันกับโปรแกรมขั้นตอนที่แตกต่างกันดังแสดงในรูปที่ 2 (ข) เมื่อขนาดแคชต้องมีขนาดเล็กบางส่วนของ LLC สามารถใช้งานเพื่อลดอำนาจการรั่วไหล ในรูปที่ 2 (ก) ยกตัวอย่างเช่นถ้ามีการเสื่อมประสิทธิภาพ 5% เป็นที่ยอมรับมากกว่าครึ่งหนึ่งของLLC สามารถใช้งานเพื่อประหยัดพลังงานในทุก แต่สองปริมาณงาน

Results (Thai) 3:

แม้ว่ากฎของมัวร์ยังคงให้เพิ่มจำนวนทรานซิสเตอร์ งบประมาณจำกัด อำนาจบน
จำกัดจำนวนการใช้งานทรานซิสเตอร์ [ Venkatesh et al .
2010 esmaeilzadeh et al . 2011 ; เทย์เลอร์ 2012 ; กูลดิงโฮตตะ et al . 2012 ; allred et al .
2012 ] ใน ปี ล่าสุด การเพิ่มจำนวนทรานซิสเตอร์นั้นจะลงทุนใน
แคชระดับใหญ่ ( LLCs ) ใช้เพื่อเชื่อมช่องว่างระหว่างแกน CPU ที่รวดเร็ว และ ช้า ปิด
ชิปหน่วยความจำเข้าถึง . โดยเฉพาะ , LLCs ครอบครองเท่าที่ 50% ของพื้นที่ชิป
และนำไปสู่การ ปริมาณของชิปรั่วพลัง [ - เคิด et al .
2010 naffziger et al . 2006 ; Wendel et al . 2010 ; วิลเกอร์สัน et al . 2010 ] ดังแสดงในรูปที่ 1
,เป็น 16MB สำหรับใช้ประมาณ 27% ของบนพลังงานในระบบ 16 หลัก มีอำนาจควบคุมการใช้พลังงาน
รั่วของ LLC ดังนั้น การจัดการพลังงาน
การบริโภคของ LLCs ได้กลายเป็นปัญหาสำคัญในอนาคตการออกแบบ CMPS .
สูงรั่วมาจากพลังของสำหรับการขนาดใหญ่และขนาดของมันมา
จากอนุลักษณ์การออกแบบเลือกเวลาที่มีจุดมุ่งหมายเพื่อรองรับการใช้งาน
' มากที่สุดรอยเท้าของหน่วยความจำ อย่างไรก็ตาม ไม่ใช่ทุกงานวิ่ง CMPS ต้องการแคชทั้งหมด
ในระหว่างการดําเนินการของพวกเขา รูปที่ 2 ( ก ) แสดงให้เห็นถึงความแปรเปลี่ยนในงาน
สำหรับความจุในระบบ 16 หลัก ในแกน x เป็น multiprogrammed
งานประกอบด้วย บริษัท ที่มีความต้องการที่แตกต่างกันในการผลิต ( ดู
6 สำหรับงานและการจำลองรายละเอียด ) ตัวอย่างเช่นงาน ll1 และ
ll2 ไม่ได้ประโยชน์จากความจุขนาดใหญ่ ในขณะที่ประสิทธิภาพและ th1 th2
ดีขึ้นอย่างมากเมื่อ LLC ขนาดใหญ่ที่ใช้ เพิ่มเติม ต้องใช้แคชขนาดอาจแตกต่างกันกับ
ขั้นตอนโปรแกรมที่แตกต่างกัน ดังแสดงในรูปที่ 2 ( ข ) เมื่อต้องใช้แคชขนาด
ขนาดเล็กบางส่วนของ LLC สามารถปิดเพื่อลด
เพาเวอร์รั่ว ในรูปที่ 2 ( ก ) ตัวอย่างถ้าการเสื่อมประสิทธิภาพ 5% เป็นที่ยอมรับ ,
มากกว่าครึ่งหนึ่งของ LLC สามารถปิดเพื่อประหยัดพลังงานทั้งหมด แต่สอง
งาน