Drain-Induced Barrier LoweringDrain

Drain-Induced Barrier Lowering
Drain-induced barrier lowering (DIBL, pronounced "dibble") causes a threshold voltage
reduction with the application of a drain-source voltage. The positive potential at the
drain terminal helps to attract electrons under the gate oxide and thus increase the surface
potential Vs. In other words VDS helps to invert the channel on the drain side of the device,
causing a reduction in the threshold voltage. Since VTHN decreases with increasing VDS, the
result is an increase in drain current and thus a decrease in the MOSFET's output
resistance.
Gate-Induced Drain Leakage
Gate-Induced Drain Leakage (GIDL, pronounced "giddle") is a term used to describe a
component of the drain to substrate leakage current. When the device is in accumulation
(e.g. the gate of an NMOS device is at ground) the surface and substrate potentials are
nearly the same. In this situation there can be a dramatic increase in avalanche
multiplication or band-to-band tunneling when the drain is at a higher potential. Minority
carriers underneath the gate are swept to the substrate creating the leakage current.
Gate Tunnel Current
As the oxide thickness scales downwards, the probability of carriers directly tunneling
through the gate oxide increases. For oxide thicknesses less than 15 Ä, this gate current
can be significant. To reduce the tunnel current, various sandwiches of dielectrics are
being explored. Figure 16.67 later in the book presents some results showing values for
direct tunnel currents under various operating conditions.

Results (Vietnamese) 2:

Xả-Induced Barrier Hạ thấp
rào cản Drain-gây hạ (DIBL, phát âm là "đào lổ bằng cọc") gây ra một điện áp ngưỡng
giảm với việc áp dụng một điện áp thoát nguồn. Các tiềm năng tích cực tại các
thiết bị đầu cuối cống sẽ giúp thu hút các electron dưới cổng oxide và do đó làm tăng bề mặt
Vs. tiềm năng Nói cách khác VDS giúp đảo ngược các kênh ở phía bên cống của thiết bị,
nguyên nhân làm giảm điện áp ngưỡng. Kể từ VTHN giảm với VDS tăng lên,
kết quả là sự gia tăng cống hiện và do đó làm giảm sản lượng của MOSFET
kháng.
Xả Gate-Induced Rò rỉ
Gate-Induced Xả rò rỉ (GIDL, phát âm là "giddle") là một thuật ngữ dùng để mô tả một
thành phần của chất nền cống để rò rỉ hiện nay. Khi điện thoại được tích lũy
(ví dụ như cổng của một thiết bị NMOS là tại mặt đất) trên bề mặt và bề mặt tiềm năng là
gần như nhau. Trong tình huống này có thể có một sự gia tăng đáng kể trong vụ sạt lở
nhân hoặc đường hầm băng-to-band khi cống là một tiềm năng cao hơn. Thiểu số
hãng bên dưới cửa được quét lên bề mặt tạo ra sự rò rỉ hiện nay.
Cổng Tunnel hiện tại
Khi độ dày oxit quy mô xuống, xác suất của các hãng trực tiếp đường hầm
thông qua tăng oxit cửa khẩu. Đối với oxide độ dày ít hơn 15 Ä, cửa khẩu này hiện tại
có thể là đáng kể. Để giảm các đường hầm hiện nay, bánh mì khác nhau của chất điện môi được
được khám phá. Hình 16.67 sau trong cuốn sách trình bày một số kết quả hiển thị giá trị cho
dòng đường hầm trực tiếp dưới điều kiện hoạt động khác nhau.