We conducted the experiments for ou

We conducted the experiments for our proposed architecture by varying N, and compare the performance results with a baseline architecture. N varies from 64 to 4096. Both the two architectures achieve the same throughput T h. As available resources are limited on the target device, T h is empirically chosen as 2log4 N . Vp is selected to be 4 in our design with a minimal degree of spatial parallelism. The baseline architecture is a pipeline FFT processor, which has a degree of spatial parallelism maximized to T h.

Results (Vietnamese) 1:

Chúng tôi tiến hành các thí nghiệm của chúng tôi kiến trúc được đề xuất bởi N khác nhau, và so sánh kết quả hiệu suất với một kiến trúc cơ bản. N khác nhau từ 64 đến 4096. Cả hai những kiến trúc hai đạt được cùng một thông lượng T h. Khi nguồn tài nguyên có sẵn được giới hạn trên thiết bị mục tiêu, T h empirically được chọn là 2log4 N. VP lựa chọn được 4 trong thiết kế của chúng tôi với một mức tối thiểu của không gian song song. Kiến trúc cơ sở là bộ xử lý FFT đường ống, có một mức độ trong không gian song song tối đa đến T h.

Results (Vietnamese) 2:

Chúng tôi đã tiến hành các thí nghiệm cho kiến ​​trúc đề xuất của chúng tôi bởi N khác nhau, và so sánh kết quả thực hiện với một kiến ​​trúc cơ bản. N thay đổi từ 64 đến 4096. Cả hai kiến ​​trúc đạt được cùng h thông T. Khi nguồn tài nguyên có sẵn được giới hạn trên thiết bị mục tiêu, T h là theo kinh nghiệm chọn là 2log4 N. Vp được chọn là 4 trong thiết kế của chúng tôi với một mức độ tối thiểu song song không gian. Các kiến ​​trúc cơ sở là một bộ xử lý đường ống FFT, trong đó có một mức độ song song không gian tối đa để T h.