- Text
- History
Personal computers have their own t
Personal computers have their own terminology when it comes to buses. PCs
have an internal bus (called the system bus) that connects the CPU, memory, and
all other internal components. External buses (sometimes referred to as expansion
buses) connect external devices, peripherals, expansion slots, and I/O ports to the
rest of the computer. Most PCs also have local buses, data buses that connect a
peripheral device directly to the CPU. These are very high-speed buses and can
be used to connect only a limited number of similar devices. Expansion buses are
slower but allow for more generic connectivity. Chapter 7 deals with these topics
in great detail.
Buses are physically little more than bunches of wires, but they have specific
standards for connectors, timing, and signaling specifications and exact protocols
for usage. Synchronous buses are clocked, and things happen only at the clock
ticks (a sequence of events is controlled by the clock). Every device is synchronized
by the rate at which the clock ticks, or the clock rate. The bus cycle time
mentioned earlier is the reciprocal of the bus clock rate. For example, if the bus
clock rate is 133MHz, then the length of the bus cycle is 1/133,000,000 or 7.52ns.
Because the clock controls the transactions, any clock skew (drift in the clock) has
the potential to cause problems, implying that the bus must be kept as short as
possible so the clock drift cannot get overly large. In addition, the bus cycle time
must not be shorter than the length of time it takes information to traverse the
bus. The length of the bus, therefore, imposes restrictions on both the bus clock
rate and the bus cycle time.
With asynchronous buses, control lines coordinate the operations and a complex
handshaking protocol must be used to enforce timing. To read a word of data from
memory, for example, the protocol would require steps similar to the following:
1. ReqREAD: This bus control line is activated and the data memory address is put
on the appropriate bus lines at the same time.
2. ReadyDATA: This control line is asserted when the memory system has put the
required data on the data lines for the bus.
3. ACK: This control line is used to indicate that the ReqREAD or the Ready-
DATA has been acknowledged.
have an internal bus (called the system bus) that connects the CPU, memory, and
all other internal components. External buses (sometimes referred to as expansion
buses) connect external devices, peripherals, expansion slots, and I/O ports to the
rest of the computer. Most PCs also have local buses, data buses that connect a
peripheral device directly to the CPU. These are very high-speed buses and can
be used to connect only a limited number of similar devices. Expansion buses are
slower but allow for more generic connectivity. Chapter 7 deals with these topics
in great detail.
Buses are physically little more than bunches of wires, but they have specific
standards for connectors, timing, and signaling specifications and exact protocols
for usage. Synchronous buses are clocked, and things happen only at the clock
ticks (a sequence of events is controlled by the clock). Every device is synchronized
by the rate at which the clock ticks, or the clock rate. The bus cycle time
mentioned earlier is the reciprocal of the bus clock rate. For example, if the bus
clock rate is 133MHz, then the length of the bus cycle is 1/133,000,000 or 7.52ns.
Because the clock controls the transactions, any clock skew (drift in the clock) has
the potential to cause problems, implying that the bus must be kept as short as
possible so the clock drift cannot get overly large. In addition, the bus cycle time
must not be shorter than the length of time it takes information to traverse the
bus. The length of the bus, therefore, imposes restrictions on both the bus clock
rate and the bus cycle time.
With asynchronous buses, control lines coordinate the operations and a complex
handshaking protocol must be used to enforce timing. To read a word of data from
memory, for example, the protocol would require steps similar to the following:
1. ReqREAD: This bus control line is activated and the data memory address is put
on the appropriate bus lines at the same time.
2. ReadyDATA: This control line is asserted when the memory system has put the
required data on the data lines for the bus.
3. ACK: This control line is used to indicate that the ReqREAD or the Ready-
DATA has been acknowledged.
0/5000
Personal computers have their own terminology when it comes to buses. PCs
have an internal bus (called the system bus) that connects the CPU, memory, and
all other internal components. External buses (sometimes referred to as expansion
buses) connect external devices, peripherals, expansion slots, and I/O ports to the
rest of the computer. Most PCs also have local buses, data buses that connect a
peripheral device directly to the CPU. These are very high-speed buses and can
be used to connect only a limited number of similar devices. Expansion buses are
slower but allow for more generic connectivity. Chapter 7 deals with these topics
in great detail.
Buses are physically little more than bunches of wires, but they have specific
standards for connectors, timing, and signaling specifications and exact protocols
for usage. Synchronous buses are clocked, and things happen only at the clock
ticks (a sequence of events is controlled by the clock). Every device is synchronized
by the rate at which the clock ticks, or the clock rate. The bus cycle time
mentioned earlier is the reciprocal of the bus clock rate. For example, if the bus
clock rate is 133MHz, then the length of the bus cycle is 1/133,000,000 or 7.52ns.
Because the clock controls the transactions, any clock skew (drift in the clock) has
the potential to cause problems, implying that the bus must be kept as short as
possible so the clock drift cannot get overly large. In addition, the bus cycle time
must not be shorter than the length of time it takes information to traverse the
bus. The length of the bus, therefore, imposes restrictions on both the bus clock
rate and the bus cycle time.
With asynchronous buses, control lines coordinate the operations and a complex
handshaking protocol must be used to enforce timing. To read a word of data from
memory, for example, the protocol would require steps similar to the following:
1. ReqREAD: This bus control line is activated and the data memory address is put
on the appropriate bus lines at the same time.
2. ReadyDATA: This control line is asserted when the memory system has put the
required data on the data lines for the bus.
3. ACK: This control line is used to indicate that the ReqREAD or the Ready-
DATA has been acknowledged.
have an internal bus (called the system bus) that connects the CPU, memory, and
all other internal components. External buses (sometimes referred to as expansion
buses) connect external devices, peripherals, expansion slots, and I/O ports to the
rest of the computer. Most PCs also have local buses, data buses that connect a
peripheral device directly to the CPU. These are very high-speed buses and can
be used to connect only a limited number of similar devices. Expansion buses are
slower but allow for more generic connectivity. Chapter 7 deals with these topics
in great detail.
Buses are physically little more than bunches of wires, but they have specific
standards for connectors, timing, and signaling specifications and exact protocols
for usage. Synchronous buses are clocked, and things happen only at the clock
ticks (a sequence of events is controlled by the clock). Every device is synchronized
by the rate at which the clock ticks, or the clock rate. The bus cycle time
mentioned earlier is the reciprocal of the bus clock rate. For example, if the bus
clock rate is 133MHz, then the length of the bus cycle is 1/133,000,000 or 7.52ns.
Because the clock controls the transactions, any clock skew (drift in the clock) has
the potential to cause problems, implying that the bus must be kept as short as
possible so the clock drift cannot get overly large. In addition, the bus cycle time
must not be shorter than the length of time it takes information to traverse the
bus. The length of the bus, therefore, imposes restrictions on both the bus clock
rate and the bus cycle time.
With asynchronous buses, control lines coordinate the operations and a complex
handshaking protocol must be used to enforce timing. To read a word of data from
memory, for example, the protocol would require steps similar to the following:
1. ReqREAD: This bus control line is activated and the data memory address is put
on the appropriate bus lines at the same time.
2. ReadyDATA: This control line is asserted when the memory system has put the
required data on the data lines for the bus.
3. ACK: This control line is used to indicate that the ReqREAD or the Ready-
DATA has been acknowledged.
Being translated, please wait..
Personal computers have their own terminology when it comes to buses. PCs
have an internal bus (called the system bus) that connects the CPU, memory, and
all other internal components. External buses (sometimes referred to as expansion
buses) connect external devices, peripherals, expansion slots, and I/O ports to the
rest of the computer. Most PCs also have local buses, data buses that connect a
peripheral device directly to the CPU. These are very high-speed buses and can
be used to connect only a limited number of similar devices. Expansion buses are
slower but allow for more generic connectivity. Chapter 7 deals with these topics
in great detail.
Buses are physically little more than bunches of wires, but they have specific
standards for connectors, timing, and signaling specifications and exact protocols
for usage. Synchronous buses are clocked, and things happen only at the clock
ticks (a sequence of events is controlled by the clock). Every device is synchronized
by the rate at which the clock ticks, or the clock rate. The bus cycle time
mentioned earlier is the reciprocal of the bus clock rate. For example, if the bus
clock rate is 133MHz, then the length of the bus cycle is 1/133,000,000 or 7.52ns.
Because the clock controls the transactions, any clock skew (drift in the clock) has
the potential to cause problems, implying that the bus must be kept as short as
possible so the clock drift cannot get overly large. In addition, the bus cycle time
must not be shorter than the length of time it takes information to traverse the
bus. The length of the bus, therefore, imposes restrictions on both the bus clock
rate and the bus cycle time.
With asynchronous buses, control lines coordinate the operations and a complex
handshaking protocol must be used to enforce timing. To read a word of data from
memory, for example, the protocol would require steps similar to the following:
1. ReqREAD: This bus control line is activated and the data memory address is put
on the appropriate bus lines at the same time.
2. ReadyDATA: This control line is asserted when the memory system has put the
required data on the data lines for the bus.
3. ACK: This control line is used to indicate that the ReqREAD or the Ready-
DATA has been acknowledged.
have an internal bus (called the system bus) that connects the CPU, memory, and
all other internal components. External buses (sometimes referred to as expansion
buses) connect external devices, peripherals, expansion slots, and I/O ports to the
rest of the computer. Most PCs also have local buses, data buses that connect a
peripheral device directly to the CPU. These are very high-speed buses and can
be used to connect only a limited number of similar devices. Expansion buses are
slower but allow for more generic connectivity. Chapter 7 deals with these topics
in great detail.
Buses are physically little more than bunches of wires, but they have specific
standards for connectors, timing, and signaling specifications and exact protocols
for usage. Synchronous buses are clocked, and things happen only at the clock
ticks (a sequence of events is controlled by the clock). Every device is synchronized
by the rate at which the clock ticks, or the clock rate. The bus cycle time
mentioned earlier is the reciprocal of the bus clock rate. For example, if the bus
clock rate is 133MHz, then the length of the bus cycle is 1/133,000,000 or 7.52ns.
Because the clock controls the transactions, any clock skew (drift in the clock) has
the potential to cause problems, implying that the bus must be kept as short as
possible so the clock drift cannot get overly large. In addition, the bus cycle time
must not be shorter than the length of time it takes information to traverse the
bus. The length of the bus, therefore, imposes restrictions on both the bus clock
rate and the bus cycle time.
With asynchronous buses, control lines coordinate the operations and a complex
handshaking protocol must be used to enforce timing. To read a word of data from
memory, for example, the protocol would require steps similar to the following:
1. ReqREAD: This bus control line is activated and the data memory address is put
on the appropriate bus lines at the same time.
2. ReadyDATA: This control line is asserted when the memory system has put the
required data on the data lines for the bus.
3. ACK: This control line is used to indicate that the ReqREAD or the Ready-
DATA has been acknowledged.
Being translated, please wait..
เครื่องคอมพิวเตอร์ส่วนบุคคลมีคำศัพท์ของตัวเองเมื่อมันมาถึงรถ ชิ้น
มีเมล์ภายใน ( ที่เรียกว่าระบบบัส ) ที่เชื่อมต่อกับ CPU , หน่วยความจำและ
ส่วนประกอบภายในอื่น ๆทั้งหมด รถบัสภายนอก ( บางครั้งเรียกว่ารถขยาย
) เชื่อมต่ออุปกรณ์ภายนอก , อุปกรณ์ต่อพ่วง , สล็อต , และ I / O พอร์ต
ส่วนที่เหลือของเครื่องคอมพิวเตอร์ เครื่องคอมพิวเตอร์ส่วนใหญ่ยังมีรถโดยสารท้องถิ่นข้อมูลรถบัสที่เชื่อมต่ออุปกรณ์ต่อพ่วง
โดยซีพียู เหล่านี้เป็นรถความเร็วสูงมากและสามารถ
จะใช้เชื่อมต่อเพียงจำนวน จำกัด ของอุปกรณ์ที่คล้ายกัน บัสขยาย
ช้าลงแต่อนุญาตให้การเชื่อมต่อทั่วไปมากขึ้น บทที่ 7 ที่เกี่ยวข้องกับหัวข้อเหล่านี้ในรายละเอียดมาก
.
รถโดยสารทางกายภาพมากกว่าที่อัดแน่นของสายไฟ แต่พวกเขามีมาตรฐานเฉพาะ
เชื่อมต่อ เวลาการส่งสัญญาณข้อมูลและโปรโตคอลและ
ที่แน่นอนสำหรับการใช้ เป็นรถแบบเต็มๆ และสิ่งที่เกิดขึ้นในนาฬิกา
เห็บ ( ลำดับเหตุการณ์ก็ถูกควบคุมโดยนาฬิกา ) อุปกรณ์ทุกตรงกัน
โดยอัตราที่นาฬิกาเห็บหรือนาฬิการาคา รถบัสรอบเวลา
กล่าวถึงก่อนหน้านี้เป็นส่วนกลับของบัสอัตรานาฬิกา . ตัวอย่างเช่น ถ้าบัสอัตรานาฬิกาจะ 133mhz
,แล้วความยาวของรอบรถ 1 / 133000000 หรือ 7.52ns .
เพราะนาฬิกาควบคุมการทำธุรกรรมใด ๆเบ้ ( ดริฟท์นาฬิกาในนาฬิกา ) ได้
ศักยภาพที่จะก่อให้เกิดปัญหา จะบอกว่ารถต้องเก็บให้สั้นที่สุดเท่าที่จะเป็นไปได้ ดังนั้นนาฬิกาลอย
ไม่ได้มีขนาดใหญ่เกินไป . นอกจากนี้ รถเวลารอบ
ต้องไม่สั้นกว่าความยาวของเวลาที่ใช้ข้อมูลท่อง
รถบัสความยาวของรถ จึงเรียกเก็บข้อ จำกัด ทั้งรถบัสและรถบัสรอบอัตรานาฬิกา
.
กับรถไม่ตรงกัน , สายควบคุมประสานงานการดำเนินงานและโปรโตคอลการจับมือกันที่ซับซ้อน
ต้องใช้บังคับเวลา อ่านคําข้อมูลจาก
หน่วยความจำเช่นโปรโตคอลจะต้องมีขั้นตอนคล้ายกับต่อไปนี้ :
1 reqread :รถควบคุมสายถูกเปิดใช้งานและข้อมูลที่อยู่ในหน่วยความจำให้เหมาะสม
รถบัสสายในเวลาเดียวกัน .
2 readydata : สายควบคุมนี้อ้างเมื่อหน่วยความจำระบบได้วาง
ข้อมูลบนสายข้อมูลสำหรับรถบัส .
3 อ๊าก : สายควบคุมนี้จะถูกใช้เพื่อบ่งชี้ว่า reqread หรือพร้อม -
ข้อมูลได้รับการยอมรับ
มีเมล์ภายใน ( ที่เรียกว่าระบบบัส ) ที่เชื่อมต่อกับ CPU , หน่วยความจำและ
ส่วนประกอบภายในอื่น ๆทั้งหมด รถบัสภายนอก ( บางครั้งเรียกว่ารถขยาย
) เชื่อมต่ออุปกรณ์ภายนอก , อุปกรณ์ต่อพ่วง , สล็อต , และ I / O พอร์ต
ส่วนที่เหลือของเครื่องคอมพิวเตอร์ เครื่องคอมพิวเตอร์ส่วนใหญ่ยังมีรถโดยสารท้องถิ่นข้อมูลรถบัสที่เชื่อมต่ออุปกรณ์ต่อพ่วง
โดยซีพียู เหล่านี้เป็นรถความเร็วสูงมากและสามารถ
จะใช้เชื่อมต่อเพียงจำนวน จำกัด ของอุปกรณ์ที่คล้ายกัน บัสขยาย
ช้าลงแต่อนุญาตให้การเชื่อมต่อทั่วไปมากขึ้น บทที่ 7 ที่เกี่ยวข้องกับหัวข้อเหล่านี้ในรายละเอียดมาก
.
รถโดยสารทางกายภาพมากกว่าที่อัดแน่นของสายไฟ แต่พวกเขามีมาตรฐานเฉพาะ
เชื่อมต่อ เวลาการส่งสัญญาณข้อมูลและโปรโตคอลและ
ที่แน่นอนสำหรับการใช้ เป็นรถแบบเต็มๆ และสิ่งที่เกิดขึ้นในนาฬิกา
เห็บ ( ลำดับเหตุการณ์ก็ถูกควบคุมโดยนาฬิกา ) อุปกรณ์ทุกตรงกัน
โดยอัตราที่นาฬิกาเห็บหรือนาฬิการาคา รถบัสรอบเวลา
กล่าวถึงก่อนหน้านี้เป็นส่วนกลับของบัสอัตรานาฬิกา . ตัวอย่างเช่น ถ้าบัสอัตรานาฬิกาจะ 133mhz
,แล้วความยาวของรอบรถ 1 / 133000000 หรือ 7.52ns .
เพราะนาฬิกาควบคุมการทำธุรกรรมใด ๆเบ้ ( ดริฟท์นาฬิกาในนาฬิกา ) ได้
ศักยภาพที่จะก่อให้เกิดปัญหา จะบอกว่ารถต้องเก็บให้สั้นที่สุดเท่าที่จะเป็นไปได้ ดังนั้นนาฬิกาลอย
ไม่ได้มีขนาดใหญ่เกินไป . นอกจากนี้ รถเวลารอบ
ต้องไม่สั้นกว่าความยาวของเวลาที่ใช้ข้อมูลท่อง
รถบัสความยาวของรถ จึงเรียกเก็บข้อ จำกัด ทั้งรถบัสและรถบัสรอบอัตรานาฬิกา
.
กับรถไม่ตรงกัน , สายควบคุมประสานงานการดำเนินงานและโปรโตคอลการจับมือกันที่ซับซ้อน
ต้องใช้บังคับเวลา อ่านคําข้อมูลจาก
หน่วยความจำเช่นโปรโตคอลจะต้องมีขั้นตอนคล้ายกับต่อไปนี้ :
1 reqread :รถควบคุมสายถูกเปิดใช้งานและข้อมูลที่อยู่ในหน่วยความจำให้เหมาะสม
รถบัสสายในเวลาเดียวกัน .
2 readydata : สายควบคุมนี้อ้างเมื่อหน่วยความจำระบบได้วาง
ข้อมูลบนสายข้อมูลสำหรับรถบัส .
3 อ๊าก : สายควบคุมนี้จะถูกใช้เพื่อบ่งชี้ว่า reqread หรือพร้อม -
ข้อมูลได้รับการยอมรับ
Being translated, please wait..
Other languages
The translation tool support: Afrikaans, Albanian, Amharic, Arabic, Armenian, Azerbaijani, Basque, Belarusian, Bengali, Bosnian, Bulgarian, Catalan, Cebuano, Chichewa, Chinese, Chinese Traditional, Corsican, Croatian, Czech, Danish, Detect language, Dutch, English, Esperanto, Estonian, Filipino, Finnish, French, Frisian, Galician, Georgian, German, Greek, Gujarati, Haitian Creole, Hausa, Hawaiian, Hebrew, Hindi, Hmong, Hungarian, Icelandic, Igbo, Indonesian, Irish, Italian, Japanese, Javanese, Kannada, Kazakh, Khmer, Kinyarwanda, Klingon, Korean, Kurdish (Kurmanji), Kyrgyz, Lao, Latin, Latvian, Lithuanian, Luxembourgish, Macedonian, Malagasy, Malay, Malayalam, Maltese, Maori, Marathi, Mongolian, Myanmar (Burmese), Nepali, Norwegian, Odia (Oriya), Pashto, Persian, Polish, Portuguese, Punjabi, Romanian, Russian, Samoan, Scots Gaelic, Serbian, Sesotho, Shona, Sindhi, Sinhala, Slovak, Slovenian, Somali, Spanish, Sundanese, Swahili, Swedish, Tajik, Tamil, Tatar, Telugu, Thai, Turkish, Turkmen, Ukrainian, Urdu, Uyghur, Uzbek, Vietnamese, Welsh, Xhosa, Yiddish, Yoruba, Zulu, Language translation.
- ขยายความ
- แพลนไปพม่า วันที่ 28-31 ธันวาคม
- Because the IR must use the bus to copy
- your bird is younger than mine. fast Yes
- Dear Sirs,PK-OCU just departed for ferry
- your bird is younger than mine. fast Yes
- Dear Sirs,PK-OCU just departed for ferry
- กำหนดการไปพม่า วันที่ 28-31 ธันวาคม
- Really? Well then we marry there then ge
- Add XThe data value stored at address X
- your bird is younger than mine. fast Yes
- ฉันมีกำหนดการไปพม่า วันที่ 28-31 ธันวาคม
- เมื่อเราเข้าใจเป้าหมายและสภาพของลูกค้าแล
- department of medicine
- ฉันจะมีกำหนดการไปพม่า วันที่ 28-31 ธันวา
- The opcode for this instruction represen
- your bird is younger than mine. fast Yes
- Really? Well then we marry therein costa
- your bird is younger than mine. fast Yes
- We have seen that digital systems consis
- ตอนนี้ฉันอยู่ในห้องเรียน แต่ฉันไม่สามารถ
- reduced
- เพื่อร่างกายที่แข็งแรง
- dilate
