Suppose we generate the main memory

Suppose we generate the main memory address 9. We can see from the mapping
listing above that address 9 is in main memory block 4 and should map to
cache block 0 (which means the contents of main memory block 4 should be
copied into cache block 0). The computer, however, uses the actual main memory
address to determine the cache mapping block. This address, in binary, is represented
in Figure 6.7.
When the CPU generates this address, it first takes the block field bits 00 and
uses these to direct it to the proper block in cache. 00 indicates that cache block 0
should be checked. If the cache block is valid, it then compares the tag field value
of 1 (in the main memory address) to the tag associated with cache block 0. If the
cache tag is 1, then block 4 currently resides in cache block 0. If the tag is 0, then
block 0 from main memory is located in block 0 of cache. (To see this, compare
main memory address 9 = 10012, which is in block 4, to main memory address
1 = 00012, which is in block 0. These two addresses differ only in the leftmost bit,
which is the bit used as the tag by the cache.) Assuming the tags match, which
means that block 4 from main memory (with addresses 8 and 9) resides in cache
block 0, the word field value of 1 is used to select one of the two words residing
in the block. Because the bit is 1, we select the word with offset 1, which results
in retrieving the data copied from main memory address 9.
Let’s do one more example in this context. Suppose the CPU now generates
address 4 = 01002. The middle two bits (10) direct the search to cache block 2. If
the block is valid, the leftmost tag bit (0) would be compared to the tag bit stored
with the cache block. If they match, the first word in that block (of offset 0)
would be returned to the CPU. To make sure you understand this process, perform
a similar exercise with the main memory address 12 = 11002.
Let’s move on to a larger example. Suppose we have a system using 15-bit
main memory addresses and 64 blocks of cache. If each block contains 8 words, we
know that the main memory 15-bit address is divided into a 3-bit word field, a 6-bit
block field, and a 6-bit tag field. If the CPU generates the main memory address:

Results (Thai) 3:

สมมติว่าเราสร้างหน่วยความจําหลักที่อยู่ 9 เราสามารถดูจากแผนที่
รายการข้างต้นที่อยู่ 9 ในบล็อกหน่วยความจำหลัก 4 และควรแผนที่
บล็อกแค 0 ( ซึ่งหมายความว่าเนื้อหาของบล็อกหน่วยความจำหลัก 4 ควรจะคัดลอกลงในบล็อกแคช
0 ) คอมพิวเตอร์ แต่ใช้จริงอาเฮีย
หลักเพื่อตรวจสอบแคชแผนที่บล็อก ที่อยู่ในไบนารีเป็นตัวแทน
ในรูปที่ 67 .
เมื่อ CPU จะสร้างที่อยู่นี้ เป็นครั้งแรกที่ใช้บล็อกสนามบิต 00 และ
ใช้เหล่านี้โดยตรงเพื่อป้องกันที่เหมาะสมในแคช 00 พบว่าแคชบล็อก 0
ควรจะตรวจสอบ ถ้าแคชบล็อกใช้ได้ จากนั้นเปรียบเทียบระหว่างแท็กฟิลด์ค่า
1 ( ในหน่วยความจําหลักที่อยู่ ) แท็กที่เกี่ยวข้องกับบล็อกแค 0 ถ้า
แคชแท็ก 1แล้วบล็อก 4 ขณะนี้อยู่ในบล็อกแคช 0 ถ้าป้ายเป็น 0 แล้ว 0
บล็อกจากหน่วยความจำหลักจะอยู่ในบล็อก 0 ของแคช ( ที่เห็นนี้เปรียบเทียบ
หน่วยความจําหลักที่อยู่ 9 = 10012 ซึ่งในบล็อก 4 , หน่วยความจําหลักที่อยู่
1 = 00012 ซึ่งในบล็อก 0 ทั้งสองที่อยู่ที่แตกต่างกันเพียงด้านซ้ายนิดหน่อย
ซึ่งเป็นบิตที่ใช้เป็นแท็กโดยแคช ) สมมติว่าแท็กราคาที่
หมายถึงบล็อกที่ 4 จากหน่วยความจำหลัก ( ที่อยู่ที่ 8 และ 9 ) อยู่ในบล็อกแคช
0 คำฟิลด์ค่า 1 จะใช้ในการเลือกหนึ่งของทั้งสองคำอยู่
ในบล็อก เพราะบิต 1 ที่เราเลือกใช้ คำ ที่ มี ชดเชย 1 , ซึ่งผลในการค้นคืนข้อมูล
คัดลอกมาจากหน่วยความจำหลักที่อยู่ 9 .
ไปกันอีกตัวอย่างหนึ่ง ในบริบทนี้ สมมติว่า CPU ตอนนี้สร้าง
ที่อยู่ 4 = 01002 .กลางสอง ( 10 ) โดยตรงค้นหาแคชบล็อก 2 ถ้า
บล็อกใช้ได้ ซ้ายสุดแท็กบิต ( 0 ) จะเทียบกับแท็กบิตเก็บไว้
กับแคชบล็อก ถ้าพวกเขาตรงกับคำแรกในบล็อก ( ของออฟเซต 0 )
จะถูกส่งกลับไปยังซีพียู เพื่อให้แน่ใจว่าคุณเข้าใจกระบวนการนี้ดำเนินการ
การออกกําลังกายใกล้เคียงกับ หน่วยความจําหลักที่อยู่ 12 =
11002 .ลองย้ายไปตัวอย่างขนาดใหญ่ สมมติว่าเรามีระบบที่ใช้ 15 หน่วยความจําหลักที่อยู่ 64 บิต
และบล็อกของแคช ถ้าแต่ละบล็อกมี 8 คำเรา
ทราบว่า หน่วยความจําหลัก 15 บิตที่อยู่จะแบ่งออกเป็น 3-bit Word Field , 6-bit
ขวางสนาม และ 6-bit แท็กฟิลด์ ถ้า CPU จะสร้างหน่วยความจําหลักที่อยู่ :